8月8-9日，第十五届中国集成电路封测产业链创新发展高峰论坛于无锡召开，大会分论坛“先进封装与系统集成专题论坛”上，多位行业专家、IC企业家齐聚，共话先进封装的现状与未来。

ASMPT先进封装设备市场拓展经理张迪在会上表示，先进封装衍生的原因是延续摩尔定律。先进封装不断发展的过程中，尤其是2.5D的异质集成，节点技术不断推进。

众所周知，过去30年半导体技术发展中，摩尔定律始终在芯片性能提升中有重要指导作用。

通富微电副总、集团工程中心总经理谢鸿先生表示，随着芯片先进制成的进步，芯片性能提升过程中出现了两个挑战：

1、产品的良率提升越来越困难。芯片的尺寸和良率有直接关系。

2、芯片设计成本飞速增长，据了解一个3纳米的芯片要流片之前所有的NRE会达到5.9亿美元，这样的成本对于多数半导体公司来说也是非常高的。为了提升产品性能和维持成本，chiplet技术应运而生。

聚时科技（上海）有限公司销售总监李霞补充，中美半导体领域竞争白热化，中国芯片先进制程提升被限制，为了另辟蹊径提升芯片性能，先进封装工艺成为选择。尤其2020年以后，整个3D堆叠技术的发展非常快，尤其是大家经常听到的chiplet3D堆叠。

关于chiplet实际成本，在个别环节成本可以降低到将近35%到45%。总的成本也可以降低将近13%，不仅在性能上可以突破，经济效益也有很明显提升。

中国科学院微电子研究所主任王启东称，异质集成在将来发展的过程中，还呈现出了几个比较大的趋势。

1、如何利用异质集成来解决现在最重要的存储墙问题。

2、在电、磁、声、光力多个方面，多个物理场内，把以前仅仅是在板极上才能实现的功能，都进行集成，实现传感、处理、存储、和通信的一体化，这个部分也要依靠异质集成功能的实现。

3、在12寸晶圆上，把存储器、处理器，中间的接口交换功能，都做到这个12寸晶圆内去，实现一个超级大的算力规模，这些也是通过异质集成的手段实现。

谢鸿先生在报告中称，要把chiplet技术用到产品上，有非常多挑战：

1、需要chiplet技术基本封测技术和能力。芯片要把它的不同功能块分拆成各个小的chiplet，chiplet生产出来以后，如果性能要求不是很高，一般就会用FO方式连接起来。当性能进一步提升的时候，2.5D或者3D技术将被应用，以实现更高的需求。最后是用FCMCM方式，把这些chiplet连接到基板上。

2、设计的生态环境。chiplet技术涉及很多的不同技术形式，同时有很多器件要连接到一起，重要的就是标准，就是芯片到芯片之间信息传输的方式，产品设计都要符合标准。最后很重要的因素是PDK，作为一个设计人员需要这些PDK的规则

面对消费电子出货量不佳，半导体行业遇到下行周期，我国半导体公司2022年到2023年深陷泥潭，以通富微电为代表的封测企业难以独善其身。

天水华天科技股份有限公司副总工程师兼技术部部长李科表示，随着疫情和俄乌战争的影响，整个消费电子市场非常低迷，但是车规级半导体和AI发展较快。

目前我们整个车规市场随着自动驾驶的发展，未来会向L3、L4甚至是L5的发展，随着对车要求越来越高，我们对芯片的封装技术也会要求越来越高。从传统的框架封装逐步向BGA，到最后的3D封装，这块是未来的发展方向，因为我们对车的算力要求和互联程度要求会越来越高。

随着电动汽车的发展，对车规芯片的封装和测试来讲，中国的占有率是非常低的。但是随着中国封测能力的提升这块的市场我们会逐步增加。